DDR5: Empat chip memori per bank, yang kelima untuk pengujian ECC on-die
Menandai tonggak sejarah dalam memori komputer, JEDEC telah merilis spesifikasi akhir untuk standar utama berikutnya untuk DDR5 SDRAM. Iterasi terbaru dari standar DDR4 telah menjadi andalan pengembangan PC dan server sejak akhir tahun 00-an. DDR5 memperluas kemampuan memori sekali lagi, menggandakan kecepatan puncak dan kapasitas memori. Besi pada standar baru diharapkan pada tahun 2021, dengan implementasi dimulai di tingkat server dan kemudian mengalir ke PC klien dan perangkat lain.
Rilis DDR5 awalnya direncanakan untuk tahun 2018. Rilis spesifikasi DDR5 hari ini sedikit tertinggal dari jadwal JEDEC asli, tetapi hal itu tidak mengurangi pentingnya. Seperti pada setiap iterasi DDR sebelumnya, fokus untuk DDR5 sekali lagi difokuskan pada peningkatan kepadatan memori serta kecepatan. JEDEC bertujuan untuk menggandakan keduanya, dengan menetapkan kecepatan memori maksimum setidaknya 6,4 Gbps, sementara LRDIMM penuh yang dikemas dapat mencapai 2 TB.
| Generasi JEDEC DDR | ||||||
| DDR5 | DDR4 | DDR3 | LPDDR5 | |||
| Max. kepadatan satu inti | 64 Gbps | 16 Gbps | 4 Gbps | 32 Gbps | ||
| Max. Ukuran UDIMM | 128 GB | 32 GB | 8 GB | T / A | ||
| Max. kecepatan transmisi | 6,4 Gbps | 3,2 Gbps | 1,6 Gbps | 6,4 Gbps | ||
| Saluran | 2 | 1 | 1 | 1 | ||
| Lebar (Non-ECC) | 64-bit (2x32) | 64-bit | 64-bit | 16-bit | ||
| Bank
(Per Grup) |
4 | 4 | 8 | enambelas | ||
| Grup bank | 8/4 | 4/2 | 1 | 4 | ||
| Panjang paket | BL16 | BL8 | BL8 | BL16 | ||
| Tegangan (Vdd) | 1.1V | 1.2V | 1.5V | 1.05V | ||
| Vddq | 1.1V | 1.2V | 1.5V | 0,5V | ||
Didesain untuk beberapa tahun (atau dekade), DDR5 akan memungkinkan penggunaan chip memori individu dengan kepadatan hingga 64 Gbps, yang merupakan 4 kali kepadatan maksimum DDR4 16 Gbps. Dikombinasikan dengan penumpukan yang memungkinkan hingga 8 inti (dies) untuk ditumpuk pada satu chip, LRDIMM 40 sel dapat mencapai kapasitas memori efektif sebesar 2TB atau 128 GB untuk DIMM desain konvensional.
Tetapi jumlah memori akan bertambah secara bertahap, tetapi kecepatannya akan meningkat secara instan. DDR5 akan diluncurkan pada 4.8Gbps, yaitu sekitar 50% lebih cepat dari kecepatan maksimum resmi DDR4 3.2Gbps. Dan di tahun-tahun berikutnya, versi spesifikasi saat ini memungkinkan kecepatan data hingga 6,4 Gbps. Seiring kemajuan teknologi, SK Hynix sebenarnya dapat mencapai target DDR5-8400 dalam dekade ini.
Inti dari target kecepatan ini adalah perubahan pada DIMM dan bus memori untuk memberi makan dan mengangkut banyak data per jam. Karena frekuensi clock macet pada beberapa ratus megahertz dan belum memungkinkan untuk meningkatkannya, maka perlu untuk meningkatkan paralelisme (hal yang sama terjadi pada CPU, di mana lebih banyak core ditambahkan ke chip).
Seperti standar lain seperti LPDDR4 dan GDDR6, satu DIMM dibagi menjadi dua saluran. Alih-alih satu saluran data 64-bit per DIMM, DDR5 menawarkan dua saluran data 32-bit independen (atau 40-bit dengan verifikasi ECC). Sementara itu, panjang paket untuk setiap saluran digandakan dari 8 byte (BL8) menjadi 16 byte (BL16), sehingga setiap saluran akan mengirimkan 64 byte per operasi. Dengan demikian, DIMM DDR5 pada kecepatan inti yang sama akan melakukan dua operasi 64-byte dalam waktu yang dibutuhkan DIMM DDR4 untuk mengeksekusinya, menggandakan bandwidth efektif.
Selain mengganti bank memori, JEDEC memperkenalkan bus yang sedikit dimodifikasi, meskipun bekerja dengan toleransi yang lebih ketat.
Kekuatan pendorong utama di sini adalah pengenalan pemerataan umpan balik keputusan (DFE). Pada tingkat yang sangat tinggi, DFE merupakan cara untuk mengurangi interferensi antar simbol dengan memanfaatkan umpan balik dari penerima bus memori untuk memberikan penyelarasan yang lebih baik. Penjajaran yang lebih baik, pada gilirannya, memungkinkan sinyal yang lebih bersih untuk bus untuk meningkatkan kecepatan transmisi.
Seiring dengan perubahan kepadatan inti dan kecepatan memori, DDR5 juga meningkatkan voltase pengoperasian. Menurut spesifikasi, DDR5 akan beroperasi pada Vdd 1.1V, dibandingkan dengan 1.2V untuk DDR4. Seperti pembaruan sebelumnya, ini akan sedikit meningkatkan efisiensi daya memori. Selain itu, modul sekarang memiliki regulator tegangan bawaan.
Pada memori DDR5 DIMM masih terdapat 288 pin (pin), namun pinoutnya berbeda.
Ini mirip dengan transisi dari DDR2 ke DDR3, di mana jumlah pin juga tetap sama: 240 pin.
Tapi tentu saja, DDR5 tidak bisa digunakan di soket lama, meski dimasukkan di sana.
JEDEC menetapkan standar yang dapat digunakan anggotanya. Produsen memori utama yang telah terlibat dalam proses pengembangan DDR5 sejak awal telah mengembangkan prototipe DIMM dan sekarang sedang mempertimbangkan untuk menghadirkan produk komersial pertama ke pasar. Misalnya, SK Hynix merilis prototipe DDR5 pada November 2019.
Modul dan motherboard DDR5 pertama diharapkan dikirim 12-18 bulan setelah standar diselesaikan.
